高速電路板設計方法專家解決方案第3部分

1、對于高速數字PCB，正確選擇PCB與外殼接地點的原則是什么？ 此外，PCB layout工程師通常遵循design GUIDE/LAYOUT GUIDELINE。 我想知道一般制定GUIDE的是硬件/系統工程師還是高級PCB工程師？ 誰應該對董事會級系統的性能負主要責任。 謝謝你！

專家解答：

選擇與機殼接地點的原則是利用機殼地為回流電流提供低阻抗的路徑，控制回流電流的路徑。 例如，通常可以使用固定螺釘將PCB底板與高頻器件或時鐘發生器附近的機箱地連接起來，以盡量減少整個電流環路的面積，從而減少電磁輻射。

誰應該負責制定指南？ 每個公司可能會因情況不同而有不同的安排。 指南的制定必須對整個系統、芯片和電路的動作原理有充分的了解，這樣才能制定出符合電氣規范并且可以實現的指南。 因此，從我個人的角度來看，硬件系統工程師似乎更適合這個角色。 當然，資深PCB工程師可以提供實際實施的經驗，以便指南能夠更好地實施。

2、電路板DEBUG應從那些方面入手。 板子設計生產時DEBUG應該從哪些方面入手？

專家解答：

就數字電路而言，首先按順序確定三件事：

1. 確認所有功率值符合設計要求。 一些具有多個電源的系統可能需要一些電源順序和速度的規范。

2. 確認所有時鐘信號頻率工作正常，信號邊沿不存在非單調問題。

3. 確認復位信號是否符合規范要求。

如果這些都正常，芯片應該發送第一個周期信號。 接下來根據系統工作原理和總線協議進行調試。

3、常用的電子PCB設計軟件如何滿足電路抗干擾的要求？ 現在有什么PCB設計軟件？ 如何利用PROTEL99合理設計出符合自己要求的PCB，例如如何滿足高頻電路的要求，如何認為電路滿足抗干擾的要求？ 謝謝你！！

專家解答：

我沒有使用Protel的經驗。 我將在下面討論設計原則。

高頻數字電路主要考慮傳輸線效應對信號質量和時序的影響。 例如，特性阻抗的連續性和匹配、端接方式的選擇、拓撲方式的選擇、走線的長度和間距、時鐘（或選通）信號時滯的控制等。

如果設備已經固定，一般的抗干擾方法是加大間距或者增加接地保護走線。

4、請咨詢布線密度當電路板的尺寸固定后，如果設計中需要包含更多的功能，往往需要增加PCB的布線密度，但這可能會導致電路板的相互干擾增加。 布線太細，同時布線太細也無法降低阻抗。 請介紹一下高速（>100MHz）高密度PCB設計的技巧？

專家解答：

在設計高速高密度PCB時，我們應該特別注意串擾，因為它對時序和信號完整性有很大影響。 應注意以下幾點：

1、控制布線的連續性和特性阻抗的匹配。

2、接線間距的大小。 一般情況下，間距為線寬的兩倍。 通過仿真，我們可以知道布線距離對時序和信號完整性的影響，并找出最小可容忍距離。 不同的芯片信號可能有不同的結果。

3、選擇合適的終止方法。

4、避免上下相鄰層的走線方向相同，甚至上下層重疊，因為這種串擾比同層的相鄰走線要大。

5、使用盲孔/埋孔增加布線面積。 然而，PCB的生產成本將會增加。

在實際實現中要達到完全并行、等長確實很難，但我們還是應該盡力去做。 此外，可以保留差分端接和共模端接，以減輕對時序和信號完整性的影響。

5、lvds信號的接線 對于lvds低壓差分信號，原則上是等長、平行布線，但實際上很難實現。 可以提供一些經驗嗎？ 你們的產品有試用版嗎？

專家解答：

差分信號布線要求等長、平行的原因如下：

1、并聯的目的是保證差分阻抗的完整性。 當平行間距不同時，差分阻抗是不連續的。

2、等長的目的是保證計時的準確性和對稱性。 因為差分信號的時序與這兩個信號的交點（或相對電壓差）有關，如果長度不等，交點就不會出現在信號幅度的中間，也會造成信號幅度的不對稱。 兩個相鄰的時間間隔，增加了時序控制的難度。

3、長度不等也會增加共模信號的成分，影響信號完整性。

6、注意電源濾波器 請問，模擬電源處的濾波器一般采用LC電路。 然而，我發現有時LC濾波比RC濾波差。 為什么？ 濾波時電感、電容值的選擇方法是什么？

專家解答：

LC和RC濾波效果的比較必須考慮濾波的頻段和電感值是否選擇合適。 因為電感與電感值和頻率有關。 如果電源的噪聲頻率較低，電感值又不夠大，濾波效果可能不如RC。 但采用RC濾波的代價是電阻本身會消耗能量，效率較差。 另外，還要注意所選電阻所能承受的功率。

電感值的選擇不僅要考慮要濾除的噪聲頻率，還要考慮對瞬時電流的反應能力。 如果LC輸出端有機會瞬間輸出大電流，則電感值太大會阻礙這個大電流流過電感的速度，增加紋波噪聲。

電容值與可容忍的紋波噪聲規格值有關。 要求紋波噪聲值越小，電容值就越大。 電容ESR/ESL也會產生影響。

另外，如果LC放置在開關調節電源的輸出端，要注意LC產生的極點/零點對負反饋控制電路穩定性的影響。