電路板布線寬度變化引起的反射

在對PCB板進行布線時，經常會出現這樣的情況：當經過某個區域時，由于該區域的布線空間有限，不得不使用較細的線路。 經過該區域后，線條將恢復到原來的寬度。 布線寬度的變化會引起阻抗變化，從而產生反射，影響信號。 什么情況下可以忽略這種影響，什么情況下必須考慮它的影響？

與此效應相關的因素有三個：阻抗變化的幅度、信號的上升時間以及信號在窄線上的時間延遲。

首先，討論阻抗變化的幅度。 許多電路的設計要求反射噪聲小于電壓擺幅的 5%（這與信號上的噪聲預算有關）。 根據反射系數公式：

阻抗變化率大致可計算為：△Z/Z1≤10%。 如您所知，電路板上阻抗的典型指標是+/- 10%，這是根本原因。

如果阻抗僅變化一次，例如當線寬從8mil變為6mil時，始終保持6mil寬度，則阻抗變化必須小于10%才能滿足信號反射噪聲的噪聲預算要求。 突變不超過電壓擺幅的5%。 這有時很難做到。 以FR4板上的微帶線為例，我們來計算一下。 如果線寬為8mil，則線與參考平面之間的厚度為4mil，特性阻抗為46.5歐姆。 當線寬變化到6mil時，特性阻抗變為54.2歐姆，阻抗變化率達到20%。 反射信號的幅度必須超過標準。 至于對信號的影響，還與信號上升時間以及驅動端到反射點的信號延遲有關。 但至少這是一個潛在的問題。 幸運的是，這個問題可以通過阻抗匹配端接來解決。

如果阻抗變化兩次，例如線寬從8mil變為6mil，拉出2cm后又變回8mil。 那么在2cm長6mil寬的線的兩端就會發生反射。 首先，阻抗變大，引起正反射。 然后，阻抗變小，引起負反射。 如果兩次反射之間的間隔足夠短，兩次反射可能會相互抵消，從而減少影響。 假設傳輸信號為1V，第一次正反射時反射0.2V，1.2V繼續向前傳輸，第二次反射時-0.2*1.2=0.24V反射回來。 假設6mil線極短，并且幾乎同時發生兩次反射，則總反射電壓僅為0.04V，小于5%的噪聲預算要求。 因此，這種反射是否影響信號以及影響程度取決于阻抗變化時的時間延遲和信號上升時間。 研究和實驗表明，只要阻抗變化處的時間延遲小于信號上升時間的20%，反射信號就不會造成問題。 如果信號上升時間為1ns，則阻抗變化處的時間延遲小于0.2ns（對應于1.2in），并且反射不會引起問題。 也就是說，在這種情況下，如果6mil寬的電纜長度小于3cm，就不會有問題。

當PCB布線寬度發生變化時，應根據實際情況仔細分析，看看是否有影響。 需要關注三個參數：阻抗變化有多大、信號上升時間有多長、線寬變化的頸部有多長。 按上述方法粗略估算，并適當留有一定余量。 如果可能的話，盡量縮短頸部的長度。

需要指出的是，在實際PCB加工中，參數不可能像理論那樣準確。 理論可以為我們的設計提供指導，但不能照搬或教條。 畢竟，這是一門實用科學。 估算值應根據實際情況適當修改后應用于設計。 如果感覺經驗不足，則應先保守，然后根據制造成本進行適當調整。 電路板設計者和電路板加工者解釋電路板布線寬度變化引起的反射。