PCB設計評估中應注意的方面說明

在評估過程中，設計師必須問自己：什么標準對他們來說至關重要？

讓我們看一下迫使設計人員重新檢查其現有開發工具功能并開始訂購新工具的一些趨勢：

1、人類發展指數

半導體復雜性和邏輯門總數的增加要求集成電路有更多的引腳和更細的引腳間距。 在引腳間距為1mm的BGA器件上設計超過2000個引腳是很常見的，更不用說在引腳間距為0.65mm的器件上布置296個引腳了。 對更快的上升時間和信號完整性 (SI) 的需求需要更多的電源和接地引腳，這需要多層板中的更多層，從而推動對微通孔高密度互連 (HDI) 技術的需求。

HDI就是針對上述需求而開發的互連技術。 微過孔和超薄電介質、更薄的布線和更小的線距是HDI技術的主要特點。

2、射頻設計

對于射頻設計，射頻電路應該直接設計成系統原理圖和系統板布局，而不是單獨的環境進行后續轉換。 RF仿真環境的所有仿真、調諧和優化能力仍然是必要的，但仿真環境可以接受比“實際”設計更多的原始數據。 因此，數據模型之間的差異以及由此引起的設計轉換問題將消失。 首先，設計人員可以直接在系統設計和射頻仿真之間進行交互； 其次，如果設計人員進行大規模或相當復雜的射頻設計，他們可能希望將電路仿真任務分配給多個并行運行的計算平臺，或者他們可能希望將由多個模塊組成的設計中的每個電路發送到各自的計算平臺。 模擬器，以縮短模擬時間。

3、先進封裝

現代產品功能日益復雜，要求無源元件數量相應增加，主要體現在低功率和高頻應用中去耦電容和終端匹配電阻數量的增加。 盡管無源表面貼裝器件的封裝在幾年后已經大幅縮小，但當試圖獲得最大極限密度時，結果仍然相同。 印刷元件技術已從多芯片模塊（MCM）和混合模塊轉變為當今可直接用作嵌入式無源元件的SiP和PCB。 在改造過程中，采用了最新的裝配技術。 例如，分層結構中包含阻抗材料層，在uBGA封裝下直接使用串聯終端電阻，大大提高了電路的性能。 現在，嵌入式無源元件可以獲得高精度設計，從而消除激光清潔焊縫的額外加工步驟。 無線元件也正在朝著提高直接在基板中集成度的方向發展。

4、 剛撓性PCB

為了設計剛柔結合PCB，必須考慮影響組裝工藝的所有因素。 設計者不能簡單地將剛撓性PCB設計為剛性PCB，就像剛撓性PCB只是另一種剛性PCB一樣。 他們必須管理設計的彎曲區域，以確保設計點不會因彎曲表面的應力作用而導致導體斷裂和剝落。 仍有許多機械因素需要考慮，例如最小彎曲半徑、電介質厚度和類型、金屬板重量、銅鍍層、整體電路厚度、層數和彎曲數量。了解剛柔結合設計并決定您的產品是否允許您創建剛柔結合設計。

5、信號完整性規劃

近年來，與用于串并轉換或串行互連的并行總線結構和差分對結構相關的新技術不斷取得進展。

并行總線和串并轉換設計中遇到的典型設計問題類型。 并行總線設計的局限性在于系統時序的變化，例如時鐘偏差和傳播延遲。 由于總線寬度上的時鐘偏差，設計時序約束仍然很困難。 提高時鐘速度只會使問題變得更糟。

另一方面，差分對架構在硬件層面采用可交換的點對點連接來實現串行通信。 通常，它通過單向串行“通道”傳輸數據，該通道可以堆疊為 1、2、4、8、16 和 32 寬度配置。 每個通道承載一個字節的數據，因此總線可以處理從 8 字節到 256 字節的數據寬度，并且可以通過使用某種形式的錯誤檢測技術來維護數據完整性。 然而，高數據速率會導致其他設計問題。 高頻下的時鐘恢復成為系統的沉重負擔，因為時鐘需要快速鎖定輸入數據流，并且為了提高電路的抗抖動性能，還需要減少所有周期之間的抖動。 電源噪聲還給設計人員帶來了額外的問題。 這種類型的噪聲增加了嚴重抖動的可能性，這將使眼圖睜開更加困難。 另一個挑戰是降低共模噪聲并解決 IC 封裝、PCB 板、電纜和連接器損耗影響所引起的問題。

6、設計套件的實用性

USB、DDR/DDR2、PCI-X、PCI Express、RocketIO等設計套件無疑將幫助設計人員進入新技術領域。 該設計套件概述并詳細描述了該技術以及設計人員將面臨的困難，然后進行了仿真以及如何創建布線約束。 它與程序一起提供了解釋性文檔，為設計人員提供了掌握先進新技術的第一次機會。

似乎很容易獲得一個可以處理PCB布局的PCB工具； 但獲得一款既能滿足布局又能解決燃眉之急的工具至關重要。